升压芯片与MOS管之间为何添加电阻？

    关于电阻在电路当中的使用，网络上有很多相关资料可供查阅。但这些资料针对的情况较少，无法满足设计者们在电路设计过程中遇到的这样或者那样的问题。在本文当中骊微电子小编就将为大家介绍一个电阻在升压芯片电路中的位置问题。

 

    在本例中，骊微电子小编带领大家来分析在某些电路中如果想要pwm波正常，为什么需要在mos管G级与DC-DC升压芯片之间要加个电阻。

 

    很多电路在驱动mos管时候，都会在栅极上串一个很小的电阻，从几欧姆到十几欧姆不等。网络上的资料对这种做法解释不一，有的说是限制电流、保证开关速度，有的说是驱动互补mos管时防止直通，众说纷纭，那么真相究竟是怎样的呢？

 

    简单来说，MOSFET的闸极有杂散电容有引线电感走线电感输入阻抗又高Q值大容易谐振。因此加个电阻或磁珠降低Q值让它不容易振荡，电阻有额定功率，当超过其额定功率时，电阻就会烧毁。之所以要求额定功率值是因为给MOS管栅极电容充电时，充电电流可能会很大，如果电阻额定功率不够，同样可能被烧掉。

 

   另一方面，电阻的这种现象也与EMI的设计有所关联。减缓驱动波形上升速度，假设驱动方波上升时间为t，则方波频域上高频时转折频率为1/（pai*t），t越小则高频成分越高。加上一个小电阻，可以减小Cgs的充电速度，减小驱动波形的上升速度。减小dv/dt为改变控制脉冲的前后沿陡度和防止震荡，减小集电极的电压尖峰，应在栅极串上合适的电阻Rg。当Rg增大时，导通时间延长，损耗发热加剧。Rg减小时，di/dt增高，可能产生误导通，使器件损坏。应根据管子的电流容量和电压额定值以及开关频率来选取Rg的数值。通常在几欧至几十欧之间（在具体应用中，还应根据实际情况予以适当调整）。另外为防止门极开路或门极损坏时主电路加电损坏器件，建议在栅射间加入一电阻Rge，阻值为10kΩ左右。